

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2002年 6月28日

出 願 番 号

Application Number:

特願2002-189620

[ST.10/C]:

[JP 2002-189620]

出 願 人

Applicant(s):

三洋電機株式会社

2003年 5月27日

特 許 庁 長 官
Commissioner,
Japan Patent Office

太田 信一郎

出証番号 出証特2003-3040136

【書類名】 特許願

【整理番号】 KGA1020043

【提出日】 平成14年 6月28日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 27/06

【発明者】

【住所又は居所】 大阪府守口市京阪本通 2 丁目 5 番 5 号 三洋電機株式会社
社内

【氏名】 椎名 正弘

【特許出願人】

【識別番号】 000001889

【氏名又は名称】 三洋電機株式会社

【代表者】 桑野 幸徳

【代理人】

【識別番号】 100111383

【弁理士】

【氏名又は名称】 芝野 正雅

【連絡先】 電話 0 3 - 3 8 3 7 - 7 7 5 1 知的財産センター 東京事務所

【手数料の表示】

【予納台帳番号】 013033

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9904451

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項 1】 半導体基板内部に抵抗素子やトランジスタ、容量素子等を多数含んだ回路から成る基本ブロックと、

前記基本ブロックの外に形成され、前記半導体基板表面に形成された最下位メタルと、

前記最下位メタルの上方に形成された上部メタルと、

前記最下位メタルと前記上部メタルと間に形成された層間絶縁膜と、

前記最下位メタルと前記上部メタルとが電氣的に導通するように、前記層間絶縁膜に形成されたスルーホールと、

を有する積層構造の半導体装置において、

前記半導体基板表面に前記基本ブロック上方を完全に覆うように箱を形成することを特徴とした半導体装置。

【請求項 2】 前記箱が金属のみで構成されていることを特徴とする請求項 1 記載の半導体装置。

【請求項 3】 前記最下位メタル、前記層間絶縁膜及び前記上部メタルを形成する際に同時に、前記箱が形成されることを特徴とする請求項 1 記載の半導体装置。

【請求項 4】 前記箱外部と前記基本ブロックとの信号をやり取りするための配線が、前記箱の側面に形成した窓を介して形成されていることを特徴とした請求項 1 乃至 3 記載のいずれかの半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、半導体装置内部に存在するある回路が、他の回路に及ぼす影響を抑制することを目的とする。

【0002】

【従来の技術】

一般的な半導体装置には様々な半導体素子が組み込まれている。これらは主に抵抗素子やトランジスタ、容量素子等から成り、それぞれの機能や用途に合わせて1つの回路（以下、基本ブロックと称す）を同一基板内に構成する。

【0003】

これら複数の基本ブロックが多数配置されることで、半導体装置を成す。

【0004】

【発明が解決しようとする課題】

しかし、上述した同一基板内の複数の基本ブロックの中には、高周波信号を処理するものもあれば、それら高周波信号の影響（例えば、ノイズ等）から機能上回避しなければならないものもある。しかも、それら両者が設計上の都合により、近くに配置されることも多々あるのが実情である。

【0005】

従って、高周波信号を処理する基本ブロックが、周囲の基本ブロックに及ぼす影響をできるだけ少なくしなければならない。

【0006】

そこで、本発明は上記課題に鑑みなされたものであり、周囲に影響を及ぼす基本ブロックから近距離に配置された他の基本ブロックを保護するものである。加えて、近年の半導体装置内部の低インピーダンス化の需要にも応えたものである。

【0007】

【課題を解決するための手段】

本発明は、半導体基板内部に抵抗素子やトランジスタ、容量素子等を多数含んだ回路を示す基本ブロックと、前記基本ブロックの外に形成され、前記半導体基板表面に形成された最下位メタルと、前記最下位メタルの上方に形成された上部メタルと、前記最下位メタルと前記上部メタルと間に形成された層間絶縁膜と、前記最下位メタルと前記上部メタルとが電氣的に導通するように、前記層間絶縁膜に形成されたスルーホールと、を有する積層構造の半導体装置において、前記半導体基板表面に前記基本ブロック上方を完全に覆うように箱を形成することを

特徴とした半導体装置を提供する。

【0008】

【発明の実施の形態】

本発明の第1の実施形態について、図1乃至図3を参照しながら以下説明する。

【0009】

図1は本発明の第1の実施形態に係る半導体装置1Aの斜視図である。本発明は、複数のメタル配線を有する積層構造の半導体装置を開示するが、半導体装置1Aの全面を被覆する層間絶縁膜は、説明の都合上省略した。

【0010】

次に半導体装置1Aの構成について説明する。

【0011】

不図示の半導体層上に基本ブロック2A、2B、2Cが形成される。当該基本ブロック2A～2Cは、半導体層内部に抵抗素子やトランジスタ、容量素子等を備える回路である。

【0012】

セル3は、当該半導体装置1Aの表面上に形成された箱状の機能単位を示す。当該セル3の表面の一部には積層構造の表面にパッド（不図示）が形成され、基本ブロック2A～2Cのいずれかとボンディングワイヤ（不図示）等を介して電氣的に導通される。また、セル3はその内部に保護回路を有し、当該半導体装置1A内部から発生するノイズ等を当該保護回路を介して外部へと排出する。本願ではセル3を図に示すように半導体装置1Aの外枠に沿って複数配置した例を開示したが、当該セル3の配置及び数に特別な限定はない。

【0013】

最下位メタル4aは、半導体装置1Aの不図示な半導体基板の表面に形成した金属（メタル）配線を表し、GNDと接続している。この最下位メタル4aは、例えばアルミの蒸着により形成される一定の幅を有した配線である。当該最下位メタル4aは、セル3や基本ブロック2A～2Cと接続される。

【0014】

上部メタル 5 a は、積層構造の半導体装置 1 A の最下位メタル 4 a 以外のメタルを表し、例えば最上位メタルを表す。当該上部メタル 5 a は、セル 3 の外側に沿って、半導体装置 1 A の外周と取り囲むように形成する。本願では、セル 3 の表面の一部に上部メタル 5 a が形成した例を開示したが、特にセル 3 の表面の上部メタル 5 a は、本実施形態では必ずしも必要な要素ではない。層間絶縁膜 6 の上には上位メタル 5 a を形成し、積層構造を成す。

【 0 0 1 5 】

本発明の特徴は、基本ブロック 2 A 上に全体を覆うように箱（以下、BOX と称す）を形成することにある。例えば、基本ブロック 2 A が高周波信号を処理する回路であり、例えばノイズを発生するものであるとき、当該ブロック 2 A の周囲に位置する基本ブロック 2 B、2 C にノイズによる悪影響を与えないように当該 BOX を形成して、その影響を防御するものである。発生したノイズは、当該 BOX を経由し、GND に接続された最下位メタル 4 a 及びセル 3 内の不図示な保護回路を経由し、半導体装置 1 A の外に出る。

【 0 0 1 6 】

また、逆に基本ブロック 2 B、2 C がノイズ源である場合に、そのノイズから基本ブロック 2 A を保護する用途でもよい。この場合では、発生したノイズが BOX に流れ込み、最下位メタル 4 a 及びセル 3 内の不図示な保護回路を経由し、半導体装置 1 A の外に出る。

当該 BOX は、積層構造の半導体装置 1 A を形成する際に一緒に作り込む。また、当該 BOX を別工程で形成し（例えばアルミニウム等の金属だけで形成した箱を形成し）、その後基本ブロック 2 A 上に配置してもよい。

【 0 0 1 7 】

以下、積層構造の半導体装置 1 A を形成する際に一緒に作り込む場合の BOX の概要について以下、図 2 を参照しながら説明する。

【 0 0 1 8 】

図 2 は、半導体装置 1 A の積層構造を利用して形成した、本実施形態の特徴である BOX の斜視図である。この図では、例として 4 層のメタル配線による BOX

X構造を開示しているが、積層であれば何層であってもよい。

【 0 0 1 9 】

当該BOXの側面は層間絶縁膜7を間に形成した2層目メタル8、3層目メタル9、4層目メタル10から成る。また、当該BOXの上面（蓋）は、4層目メタル10で全面被覆される。

【 0 0 2 0 】

2層目メタル8、3層目メタル9、4層目メタル10は、スルーホール11を介してそれぞれ電氣的に導通される。当該スルーホール11は、各メタル間に形成した層間絶縁膜7内に設けたものであり、メタルにて充填されている。

【 0 0 2 1 】

本実施形態では、当該スルーホール11の数やその幅についての制限はない。当該スルーホール11の数が多いほど、BOXの側面の層間絶縁膜7が減少し、ノイズ対策としての効果を有する。同様に当該スルーホール11の幅（直径）が大きいほど、BOXの側面の層間絶縁膜7が減少し、ノイズ対策としての効果を有する。

【 0 0 2 2 】

しかし、様々な設計上の制約により、当該スルーホール11を側面に形成できない場合もあるため、本実施形態ではBOX側面にスルーホール11を形成しない場合も含む。この場合、BOX側面のノイズ対策は十分とは言えないが、上部（蓋）を4層目メタル10で形成しているため、この場合BOX上方へのノイズ対策としてある程度の効果が見込まれる。

【 0 0 2 3 】

窓12a、12bは、BOX直下にある基本ブロック2Aと信号をやりとりするために設けたものである。当該窓12a、12bは、BOX直下にある基本ブロック2AとBOX外部との信号をやりとりするための取り出し口に過ぎない。窓12a、12bの内部には、配線A、Bが形成され、つまり金属で充填された構成となる。配線A、Bについては、図3にて後述する。

【 0 0 2 4 】

図2では、例として窓12aを3層目メタル9に形成したものを開示した。窓

1 2 a には、後述する配線 A が形成され、当該配線 A と 3 層目メタル 9 とが電氣的に導通させないため、窓 1 2 a の枠に層間絶縁膜 7 を形成させる。この枠は窓 1 2 b においても同様に形成させる。

【 0 0 2 5 】

また、図 2 では、例として 2 つの窓 1 2 a、1 2 b を上下の同位置に形成したもの（窓 1 2 b の上方に窓 1 2 a がある位置関係）を開示した。しかし、本発明ではこの窓 1 2 の位置や数に特に制限があるものではなく、図 2 だけの位置関係に限定したものではない。

【 0 0 2 6 】

次に、図 2 の B O X の内部について、図 3、4 を用いて説明する。図 3 は図 2 の X - X 線断面図を、図 4 は図 2 の Y - Y 線断面図を表す。

【 0 0 2 7 】

当該 B O X は、半導体基板 1 2 内に形成された基本ブロック 2 A 上に形成されている。

【 0 0 2 8 】

当該 B O X 内部は、4 層メタル 1 0 を蓋として、その内部は層間絶縁膜 7 で充填されている。側面は、上述したように 2 層メタル 8、3 層メタル 9、層間絶縁膜 7 によって形成される。

以下、図 3 について説明する。

【 0 0 2 9 】

図 3 は、図 2 の B O X の側面のスルーホール 1 1 に沿って切った断面図であり、当該切り口に窓 1 2 a、1 2 b は含まない。

【 0 0 3 0 】

B O X 内部は層間絶縁膜 7 によって完全に充填されている。B O X の側面には、各メタル（最下位メタル 4 a、2 層目メタル 8、3 層目メタル 9、4 層目メタル 1 0）間を、金属（例えば、アルミ）で充填されたスルーホール 1 1 が形成されている。これにより、B O X の蓋である 4 層目メタル 1 0 は、G N D に接続された最下位メタル 4 a と電氣的に導通することとなる。

【 0 0 3 1 】

つまり、BOX内部（基本ブロック2A）から発生したノイズは、BOXの側面及び蓋の金属部（スルーホール11及び各メタル）を経由して、GNDに接続された最下位メタル4aに至ることで、BOXの周囲の他の基本ブロックへの悪影響を遮断する。また、BOX内部を外部からのノイズから保護する場合も同様である。

【 0 0 3 2 】

以下、図4について説明する。

図4は、図2の窓を含む断面図である。

【 0 0 3 3 】

配線Aは、BOX外部から窓12aを経由してBOX内部に引き込まれ、その後BOX内において、半導体基板12内の基本ブロック2Aの所望位置に接続されるように屈折した形状を成す。同様に、配線BもBOX外部から窓12bを経由して引き込まれ、基本ブロック2Aの所望位置に接続される。配線A、Bは基本ブロック2Aへの入力信号又は出力信号をやりとりする配線を表すが、その本数や配置及び屈折形状に特に限定はない。

【 0 0 3 4 】

図4では、4層目メタル10を2層目メタル8や3層目メタル9に比較して厚く表現したが、特にそれらの膜厚関係に大きな意図はなく、すべての膜厚が同じでも良いし、すべての膜厚が相違していてもよい。それらは、半導体装置1Aの設計上の種々の形態またはニーズにより変更する。

【 0 0 3 5 】

以上より、本発明の第1の実施形態では、他の基本ブロック2B、2Cに悪影響を及ぼす基本ブロック2Aの上方にBOXを形成することで、当該影響を抑制する。また、基本ブロック2B、2Cが悪影響を及ぼす場合、基本ブロック2AをBOXで保護し、それらの影響を抑制してもよい。

【 0 0 3 6 】

次に本発明の第2の実施形態（半導体装置1B）について図5を参照しながら

説明する。図 5 と第 1 の実施形態（図 1）の相違点は、最下位メタル 4 b が、半導体基板 1 2 の表面全体に渡って形成されている点である。このとき、最下位メタル 4 b は基本ブロック 2 B、2 C 上には形成されない。

【0037】

これにより、本発明の第 2 の実施形態では、GND に接続された最下位メタル 4 b が広い面積を有するため、半導体装置 1 B の内部の低インピーダンス化を実現することができる。

【0038】

尚、本発明の各実施形態では、具体例として BOX が 1 つの場合を開示した。しかし、本発明では BOX の数や配置関係に特に制限はない。つまり、BOX が複数存在し、それらを隣接して、又は大きく離間した位置に配置してもよい。

【0039】

【発明の効果】

以上より、本発明では、他の基本ブロックが与える悪影響を BOX を用いることでその影響を抑制できる。加えて、最下位メタルを基本ブロック以外の半導体基板表面の全面に付すことで本発明の半導体装置の低インピーダンス化が実現できる。

【図面の簡単な説明】

【図 1】 本発明の第 1 の実施形態に係る半導体装置を示す斜視図である。

【図 2】 図 1 の BOX を示す斜視図である。


【図 3】 図 2 の X-X 線断面図である。

【図 4】 図 2 の Y-Y 線断面図である。

【図 5】 本発明の第 2 の実施形態に係る半導体装置を示す斜視図である。


【書類名】 図面

【図 1】




2A,2B,2C : 基本ブロック 3 : セル 4a : 最下位メタル
5a : 上位メタル 6 : 層間絶縁膜


【図 2】




【図 3】



【図 4】



【図 5】



2A,2B,2C : 基本ブロック 3 : セル 4b : 最下位メタル
5b : 上位メタル 6 : 層間絶縁膜

【書類名】 要約書

【要約】

【課題】 同一半導体装置内に形成した回路間に生じる影響を抑制する。

【解決手段】 内部に抵抗素子やトランジスタ、容量素子等を多数含んだ複数の基本ブロック 2 A ～ 2 C が同一半導体基板内に有する積層構造の半導体装置 1 A において、基本ブロック 2 A がノイズ源である場合、当該基本ブロック 2 A の上方に主に金属で形成された BOX を形成することで、当該ノイズが他の基本ブロック 2 B 、 2 C に及ぼす影響を抑制することが可能となる。また、積層構造の最下位メタルを広い面積で形成することで、当該半導体装置 1 B 内部の低インピーダンス化を実現できる。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [0 0 0 0 0 1 8 8 9]

1. 変更年月日	1 9 9 3 年 1 0 月 2 0 日
[変更理由]	住所変更
住 所	大阪府守口市京阪本通 2 丁目 5 番 5 号
氏 名	三洋電機株式会社